追求更小的DRAM单元尺寸(cellsize)仍然很活跃并且正在进行中。对于D12节点，DRAM单元尺寸预计接近0.0013um?。无论考虑使用DUV还是EUV光刻，图案化挑战都是重大的。
特别是，ASML报告说当中心到中心(center-to-center)值达到40nm时，即使对于EUV，也不推荐使用单一图案化。
在本文中，我们将展示对于12纳米及更高节点的DRAM节点，电容器中心到中心预计将低于40纳米，因此需要多重图案化。
存储电容器的DRAM单元布局
存储电容器排列成六边形阵列(图1)。有源区设计规则由位线间距和字线间距决定。
图1.DRAM单元网格上的存储节点(黄色)。BLP=位线间距，WLP=字线间距。
对于0.001254um?的单元尺寸和略低于12nm的有源区设计规则，38nm的位线间距和33nm的字线间距将导致38nm的中心到中心和32.9nm的对角线间距。
对于0.33NAEUV系统，六边形阵列将使用六极照明(hexapoleillumination)，其中每个极产生三光束干涉图案(图2)。四个象限极产生与其他两个水平极不同的模式。这导致具有独立随机性的两个独立剂量分量。这些被添加到最终的复合模式中。
图2.DRAM存储模式的六极照明由4个象限极(灰色)和两个水平极(黄色)组成。根据照明方向，生成的三光束干涉图案具有特定方向。
由于特征边缘处大量吸收的光子散粒噪声，图案放置误差的随机效应非常显着，正如参考文献中已经公开的那样，很容易超过1nm的覆盖规格，较低的吸收剂量似乎明显更差(图3)。
图3.38nmx66nmcell(字线间距=33nm)中中心柱的随机放置误差(仅X)，在0.33NAEUV系统中具有预期的六极照明。这里显示了两个吸收剂量的一系列25个不同实例。
转到0.55NA会增加焦点深度严重降低的问题。NA为0.55会导致15nm散焦，导致最内层和最外层衍射级之间的相移>50度(图4)，这会由于褪色严重降低图像对比度。
图4.0.55NAEUV系统上的15nm散焦导致最内层和最外层衍射级之间的相移>50度。
因此，存储节点图案很可能需要由两个交叉线图案形成(图5)，每个交叉线图案可以通过EUV单次曝光或DUVSAQP(自对准四重图案)形成，两种选择都是单掩模工艺。
SAQP工艺更成熟(早于EUV)并且没有EUV的二次电子随机问题，因此它应该是首选。
尽管如此，对于SAQP情况，间隔线必须在布局和线宽粗糙度方面得到很好的控制。
图5.存储节点图案可以由两个交叉线图案的交叉点形成。
三星还展示了一种二维间隔蜂窝图案，而不是线型SAQP，它使用具有起始蜂窝图案的单个掩膜，而不是具有起始线图案的两个掩膜。
虽然上述情况考虑了38nm位线间距和33nm字线间距，但由于六边形对称性，它也适用于交换间距的情况(33nm位线间距和38nm字线间距)。
责任